Plus facile à lire avec un fond crème, une teinte, plus de contraste ou un texte plus grand ? Choisissez vos couleurs et votre texte, une fois pour toutes les pages.

Module gratuit

Conception numérique avec Verilog et VHDL

Apprenez la conception numérique en pratique : portes, additionneurs, compteurs, chronogrammes, Verilog, VHDL et comptage des portes avec yosys.

6 leçonsLeçon de 350 minInformatique fondamentale

Les leçons

Chaque leçon se lit gratuitement en entier. Créez un compte gratuit pour lancer ses commandes dans un laboratoire et passer ses quiz et ses exercices.

  1. 1 · Labo de machine virtuelle

    Portes logiques et tables de vérité

    Je peux lire une table de vérité et écrire la porte qui la produit.

    Lire la leçon

  2. 2 · Labo de machine virtuelle

    Additionneur binaire : demi et complet

    Je peux construire un additionneur complet à partir de deux demi-additionneurs.

    Lire la leçon

  3. 3 · Labo de machine virtuelle

    Horloge, bascule et compteur

    Je peux décrire un compteur qui change à chaque front montant de l’horloge.

    Lire la leçon

  4. 4 · Labo de machine virtuelle

    Lire un chronogramme et un fichier VCD

    Je peux lire un chronogramme et dire ce qui s’est passé à chaque coup d’horloge.

    Lire la leçon

  5. 5 · Labo de machine virtuelle

    Le même circuit en VHDL

    Je peux écrire le même circuit en VHDL et dire en quoi les deux langages diffèrent.

    Lire la leçon

  6. 6 · Labo de machine virtuelle

    Compter les portes avec yosys

    Je peux dire pourquoi une description demande moins de portes qu’une autre, et pourquoi un verrou est une erreur.

    Lire la leçon

Travaillé dans un vrai laboratoire

Chaque leçon de ce module se travaille dans un laboratoire lancé pour vous seul. Les laboratoires utilisés :

Vous enseignez à une classe ? Proposez ce module à vos étudiants avec un guide de l'enseignant, des devoirs corrigés et un laboratoire pour chaque étudiant.